Згідно з повідомленнями, TSMC збирається завершити дослідницьку та розробку вдосконаленої упаковки чіпів на рівні панелі (PLP) та планує розпочати невелике виробництво близько 2027 року.
Щоб задовольнити попит на більш потужні чіпси штучного інтелекту, вдосконалена упаковка на рівні панелей використовуватиме квадратні субстрати, які можуть вмістити більше напівпровідників замість традиційних 300 -мм кругових підкладок.
Два джерела показали, що перше покоління нової технології упаковки TSMC використовуватиме субстрати 310 мм х 310 мм.Це набагато менше, ніж розміром 510 мм х 515 мм, попередньо випробуваним виробниками мікросхем, але все ж забезпечує більше площі поверхні, ніж традиційні кругові пластини.
TSMC прискорює свій прогрес розвитку.Джерело заявило, що компанія будує пілотну виробничу лінію в місті Таоуань, Тайвань, Китай, з метою розпочати невелике виробництво близько 2027 року.
Найбільший у світі постачальник упаковки та тестування чіпів, Riyueguang, підтвердив раніше, що він будує лінію упаковки мікросхем на рівні панелі за допомогою 600 мм × 600 мм підкладки.Однак, коли він дізнався, що стартовий розмір TSMC порівняно невеликий, він вирішив побудувати ще одну пробну лінію пробної продукції в Kaohsiung з таким же розміром, як і TSMC.
Упаковка чіпів колись вважалася нижчими технічними вимогами, ніж виробництво чіпів.Однак для обчислювальних мікросхем штучного інтелекту вдосконалені методи упаковки, такі як технологія упаковки чіпів TSMC Cowos, тепер стали не менш важливими, як виробництво мікросхем.Це відбувається тому, що вдосконалена технологія упаковки може інтегрувати графічні процесори, процесори та пам'ять високої пропускної здатності (HBM) в єдиний суперкомп'ютер, наприклад, Blackwell Nvidia.Broadcom, Amazon, Google та AMD також покладаються на технологію кісток TSMC, щоб задовольнити їхні потреби упаковки чіпів.
